APIC21
PCIターゲットインターフェースアダプタ
Compact PCIを意識した小型化の実現（SQFP144Pin採用）しました PCI Spec2.1 Target機能をサポートし、Gate規模/PIN数を抑え低コスト化を図りました Read／Write Data BufferにDual Port FIFO Memoryを採用し、APIC21が占めるPCIバスの使用率を最小に抑えています Delayed RD転送をサポートし、低速Applicationとの最適インターフェースが可能です 同Delayed RD用格納領域を２チャネル用意し、Dual Masterからのアクセスに対応できます また、同チャネルに対する自動Discard処理、及びLOCK機能のサポートによって、Applicationと最適なやり取りを提供しています 最大256 ByteのI/O空間、及び最大128KbyteのMemory/Expansion ROM空間をサポートしています Local Bus Widthは、16/8 bitを選択可能です I/O空間用に16本のChip Select（IOCSN#）をサポート。各Chip Selectは、１～256Byteの範囲で設定可能で、I/O Read/Writeのタイミングで出力できるので、外付けデコード回路が不要になりました Local Busは、I/O、Memory空間毎にそれぞれRead/Write転送個別にAddress/Data/Holdのタイミングが選択可能です 最大32ByteのFIFOを利用したTarget Application主導型のI/O Readが可能です。これにより、Application側より多くのData転送を要求するシステムは転送効率の向上が図れます Memory空間は最大32ByteのPre-fetchが可能です 最大４要因のマスク可能な割込み入力が可能で、割込み入力は、Polarity / Trigger Type / Priorityの設定ができます シリアルEEPROMの接続が可能で、Power-ON/PCI Reset時に初期化データをLoadし、APIC21の内部レジスタを初期化します 1K / 2K / 4K のシリアルEEPROMの使用が可能でROMサイズを自動的に認識します Local Data BusにBi-directional Schmitt Input/High Fan-out(IOL=24mA) Bufferを採用しました Local Busの全てのInput Pinに50KΩ Pullup処理が施されています ROHS指令適合品です
