PCIターゲットインターフェースアダプタ APIC21

トップページ > APIC21

APIC21生産拠点変更のご連絡

小型パッケージに機能を凝縮

PlasticQFP144pin(22mm×22mm)

チップ面積は従来品の約1/2

外付け回路が不要

豊富なチップセレクト

ROHS指令適合品

ご注意

APIC21はPCI2.3以前の5Vシステム環境(V(I/O)=5V)でのみ動作いたします。
PCI3.0やPCI2.3以前の3.3Vシステム環境(V(I/O)=3.3V)の場合はAPIC22をご使用ください。

概要

Compact PCIを意識した小型化の実現（SQFP144Pin採用）しました
PCI Spec2.1 Target機能をサポートし、Gate規模/PIN数を抑え低コスト化を図りました
Read／Write Data BufferにDual Port FIFO Memoryを採用し、APIC21が占めるPCIバスの使用率を最小に抑えています
Delayed RD転送をサポートし、低速Applicationとの最適インターフェースが可能です 同Delayed RD用格納領域を２チャネル用意し、Dual Masterからのアクセスに対応できます また、同チャネルに対する自動Discard処理、及びLOCK機能のサポートによって、Applicationと最適なやり取りを提供しています
最大256 ByteのI/O空間、及び最大128KbyteのMemory/Expansion ROM空間をサポートしています
Local Bus Widthは、16/8 bitを選択可能です
I/O空間用に16本のChip Select（IOCSN#）をサポート。各Chip Selectは、１～256Byteの範囲で設定可能で、I/O Read/Writeのタイミングで出力できるので、外付けデコード回路が不要になりました
Local Busは、I/O、Memory空間毎にそれぞれRead/Write転送個別にAddress/Data/Holdのタイミングが選択可能です
最大32ByteのFIFOを利用したTarget Application主導型のI/O Readが可能です。これにより、Application側より多くのData転送を要求するシステムは転送効率の向上が図れます
Memory空間は最大32ByteのPre-fetchが可能です
最大４要因のマスク可能な割込み入力が可能で、割込み入力は、Polarity / Trigger Type / Priorityの設定ができます
シリアルEEPROMの接続が可能で、Power-ON/PCI Reset時に初期化データをLoadし、APIC21の内部レジスタを初期化します 1K / 2K / 4K のシリアルEEPROMの使用が可能でROMサイズを自動的に認識します
Local Data BusにBi-directional Schmitt Input/High Fan-out(IOL=24mA) Bufferを採用しました
Local Busの全てのInput Pinに50KΩ Pullup処理が施されています
ROHS指令適合品です

含有物質についてはこちら

APIC21の含有物質については、chemSHERPAの形式にてご用意できます。詳しくはこちらからお問い合わせください。

詳細技術資料はこちら

APIC21技術資料PDFファイルダウンロード(1401KB) 第4版

APIC21取扱について

APIC21取扱についてPDFファイルダウンロード(197KB)

APIC21に関する具体的な疑問にお答えするFAQです。

PCIバスとの接続方法など役に立つ情報も掲載されています。ぜひご覧ください。 APIC21 テクニカルサポート Q&A

APIC21開発キット APIC21DK (販売中止)

PCIターゲットインターフェースアダプタ『APIC21』の性能と手軽さを試していただくため、『APIC21』を中心として必要なものをパッケージングしたものが、『APIC21DK』PCIバスボード開発キット・「APIC21DK/CPCI」CompactPCIバスボード開発キットです。 APIC21開発キットについてはこちらのページへ

APIC22(PCIバスインターフェースアダプタ）

PCI Local Bus 規格2.2マスタ/ターゲット機能に準拠し、ローカルバス幅32bit/3.3V/マスタ転送/ホットスワップに対応したAPIC22を用意しています。APIC22についてはこちらのページへ

ページのトップへ